Утв. и введен в действие Приказом Федерального агентства по техническому регулированию и метрологии от 9 ноября 2023 г. N 1368-ст
Национальный стандарт РФ ГОСТ Р 70916-2023
"БЛОКИ СЛОЖНО-ФУНКЦИОНАЛЬНЫЕ. ТЕРМИНЫ И ОПРЕДЕЛЕНИЯ"
IP cores. Terms and definitions
ОКС 31.190
Дата введения - 1 января 2024 года
Введен впервые
Предисловие
1 РАЗРАБОТАН Акционерным обществом "Научно-производственное предприятие "Цифровые решения" (АО "НПП "Цифровые решения")
2 ВНЕСЕН Техническим комитетом по стандартизации ТК 303 "Электронная компонентная база, материалы и оборудование"
3 УТВЕРЖДЕН И ВВЕДЕН В ДЕЙСТВИЕ Приказом Федерального агентства по техническому регулированию и метрологии от 9 ноября 2023 г. N 1368-ст
4 ВВЕДЕН ВПЕРВЫЕ
Правила применения настоящего стандарта установлены в статье 26 Федерального закона от 29 июня 2015 г. N 162-ФЗ "О стандартизации в Российской Федерации". Информация об изменениях к настоящему стандарту публикуется в ежегодном (по состоянию на 1 января текущего года) информационном указателе "Национальные стандарты", а официальный текст изменений и поправок - в ежемесячном информационном указателе "Национальные стандарты". В случае пересмотра (замены) или отмены настоящего стандарта соответствующее уведомление будет опубликовано в ближайшем выпуске ежемесячного информационного указателя "Национальные стандарты". Соответствующая информация, уведомление и тексты размещаются также в информационной системе общего пользования - на официальном сайте Федерального агентства по техническому регулированию и метрологии в сети Интернет (www.rst.gov.ru)
Введение
Установленные в настоящем стандарте термины расположены в систематизированном порядке, отражающем систему понятий в области сложно-функциональных блоков.
Для каждого понятия установлен один стандартизованный термин.
Не рекомендуемые к применению термины-синонимы приведены в круглых скобках после стандартизованного термина и обозначены пометой "Нрк".
Термины-синонимы без пометы "Нрк" приведены в качестве справочных данных и не являются стандартизованными.
Заключенная в круглые скобки часть термина может быть опущена при использовании термина в документах по стандартизации.
Наличие квадратных скобок в терминологической статье означает, что в нее включены два (три, четыре и т.п.) термина, имеющих общие терминоэлементы.
В алфавитном указателе данные термины приведены отдельно с указанием номера статьи.
Приведенные определения допускается, при необходимости, изменять введением в них производных признаков, раскрывая значения используемых в них терминов с указанием объектов, входящих в объем определяемого понятия. Изменения не должны нарушать объем и содержание понятий, определенных в настоящем стандарте.
В стандарте приведены иноязычные эквиваленты стандартизованных терминов на английском языке.
В стандарте приведен алфавитный указатель терминов на русском языке, а также алфавитный указатель эквивалентов терминов на английском языке.
Стандартизованные термины набраны полужирным шрифтом, их краткие формы, представленные аббревиатурой, - светлым, синонимы - курсивом.
1 Область применения
Настоящий стандарт устанавливает термины и определения основных понятий сложно-функциональных блоков, применяемых при разработке интегральных микросхем. Термины, установленные настоящим стандартом, рекомендуются для применения во всех видах документации и литературы (по отрасли микроэлектроники), входящих в сферу действия работ по стандартизации и/или использующих результаты этих работ.
2 Термины и определения
|
Общие понятия
|
|
|
1 сложно-функциональный блок; СФ-блок; СФБ (Нрк. IP-блок): Структурный элемент микросхемы или тестового окружения, состоящий из моделей на языке описания аппаратуры и/или топологии, и/или тестового окружения и комплекта документации, который является результатом интеллектуальной деятельности и разработан с учетом возможности применения сторонними разработчиками.
|
intellectual property core; IP core; IP; silicon IP
|
|
2 проектный СФ-блок; ПБ (проектный блок): Структурный элемент микросхемы или тестового окружения, состоящий из моделей на языке описания аппаратуры и/или топологии, который является результатом интеллектуальной деятельности, неотъемлемой частью проекта (микросхемы) и разработан без учета возможности применения сторонними разработчиками.
Примечание - Проектный блок может быть доработан до СФ-блока, а также может многократно применяться в проектах разработчика проектного блока.
|
customized IP
|
|
Типы СФ-блоков
|
|
|
3 логический СФ-блок; Л-СФБ (логический блок): СФ-блок, представленный в виде описания на синтезируемом подмножестве языка описания аппаратуры или списка соединений базовых логических элементов.
|
soft IP
|
|
4 физический СФ-блок; Ф-СФБ (физический блок): СФ-блок, представленный в виде топологии, разработанной для определенного технологического процесса изготовления микросхемы.
Примечание - Если СФ-блок содержит элементы логического и физического блоков, то его относят к физическому блоку.
|
hard IP
|
|
5 верификационный СФ-блок; В-СФБ (верификационный блок): СФ-блок, являющийся структурным элементом тестового окружения и предназначенный для проверки и подтверждения правильности работы микросхемы.
Примечание - Верификационный блок не предназначен для реализации в виде топологии микросхемы или ее части.
|
verification IP
|
|
Процессы разработки, изготовления и верификации СФ-блоков
|
|
|
6 структурный элемент микросхемы: Представление элемента микросхемы в виде модели на языке описания аппаратуры и/или электрической схемы, и/или топологии, используемое в маршруте проектирования.
|
IC structural element
|
|
7 топология СФ-блока [микросхемы]: Представление СФ-блока [микросхемы] в виде пространственно-геометрического расположения совокупности элементов и связей между ними, формирующихся нераздельно в объеме и/или на поверхности материала, на основе которого изготавливают кристалл микросхемы.
|
IP layout; IC layout
|
|
8 маршрут проектирования микросхемы: Последовательность проектных процедур, связанных с соответствующими системами автоматизированного проектирования, на всех стадиях разработки микросхемы.
|
IC design flow
|
|
9 комплект поставки СФ-блока: Совокупность моделей на языке описания аппаратуры и/или топологии, тестового окружения и комплекта документации, достаточная для применения СФ-блока.
Примечания
1 Комплект поставки СФ-блока может быть представлен в виде программного обеспечения для синтеза (генерации) набора файлов (например, компиляторы памяти).
2 Модель на языке описания аппаратуры или тестовое окружение (целиком или отдельные части) могут быть обфусцированы с указанием этого в описании комплекта поставки СФ-блока.
|
IP design kit
|
|
10 применение СФ-блока: Процесс интеграции СФ-блока в маршрут проектирования микросхемы.
|
IP application
|
|
11 обфускация: Процедура приведения модели на языке описания аппаратуры или тестового окружения СФ-блока к виду, сохраняющему его функциональность, но затрудняющему анализ, понимание алгоритмов работы и модификацию СФ-блока, с целью защиты интеллектуальной собственности.
|
obfuscation
|
|
12 техническая поддержка СФ-блока: Консультационные услуги, связанные с применением СФ-блока.
|
IP technical support
|
|
13 тестовое окружение: Программы и/или модели, используемые для верификации и подтверждения параметров СФ-блоков или проектных блоков.
|
testbench
|
|
14 тестовая микросхема: Микросхема, специально разработанная для проведения исследований и/или подтверждения характеристик СФ-блоков, входящих в ее состав.
|
test chip
|
|
15 функциональная корректность СФ-блока: Критерий качества СФ-блока, характеризующий способность выполнять функции в соответствии с требованиями документации на СФ-блок.
|
IP functional correctness
|
|
16 отказоустойчивость СФ-блока: Критерий качества СФ-блока, характеризующий способность выполнять функции в соответствии с требованиями документации на СФ-блок при заданном уровне сбоев, вызванных внешними воздействующими факторами.
|
IP fault-tolerance
|
|
17 доверенность СФ-блока: Критерий качества СФ-блока, характеризующий отсутствие функциональных возможностей, не описанных в документации.
|
IP trust
|
|
18 язык описания аппаратуры: Специализированный формальный язык, используемый для представления электрических схем.
|
hardware description language
|
|
19 синтезируемое подмножество (языка описания аппаратуры): Подмножество синтаксических конструкций языка описания аппаратуры, которые могут быть использованы для получения списка соединений базовых логических элементов с помощью процедуры логического синтеза в соответствующих системах автоматизированного проектирования.
|
synthesizable subset
|
|
20 список соединений (базовых логических элементов): Представление электрической принципиальной схемы в виде списка базовых логических элементов и описания связей между ними.
|
(gate level) netlist
|
|
21 библиотека базовых логических элементов: Комплект стандартных ячеек, реализующих простейшие логические функции, используемый в маршруте проектирования микросхем.
Примечание - Стандартные ячейки представлены в виде топологий для определенного технологического процесса и соответствующих моделей, используемых в системах автоматизированного проектирования.
|
standard cell library
|
|
22 проектные ограничения: Набор требований к структурному элементу микросхемы или микросхеме в целом с заданием временных, электрических и других параметров, а также условий работы, необходимых для выполнения маршрута проектирования.
|
design constraints
|
|
23
|
|
|
верификация: Подтверждение, посредством представления объективных свидетельств, того, что установленные требования были выполнены.
Примечания
1 Объективное свидетельство, необходимое для верификации, может быть результатом контроля или других форм определения, таких как осуществление альтернативных расчетов или анализ документов.
2 Деятельность, выполняемая при верификации, иногда называется квалификационным процессом.
3 Термин "верифицирован" используют для обозначения соответствующего статуса.
[ГОСТ Р ИСО 9000-2015, статья 3.8.12]
|
verification
|
Алфавитный указатель терминов на русском языке
|
библиотека базовых логических элементов
|
21
|
|
блок верификационный
|
5
|
|
блок логический
|
3
|
|
блок проектный
|
2
|
|
блок сложно-функциональный
|
1
|
|
блок физический
|
4
|
|
верификация
|
23
|
|
В-СФБ
|
5
|
|
доверенность СФ-блока
|
17
|
|
комплект поставки СФ-блока
|
9
|
|
корректность СФ-блока функциональная
|
15
|
|
Л-СФБ
|
3
|
|
маршрут проектирования микросхемы
|
8
|
|
микросхема тестовая
|
14
|
|
обфускация
|
11
|
|
ограничения проектные
|
22
|
|
окружение тестовое
|
13
|
|
отказоустойчивость СФ-блока
|
16
|
|
ПБ
|
2
|
|
поддержка СФ-блока техническая
|
12
|
|
подмножество синтезируемое
|
19
|
|
подмножество языка описания аппаратуры синтезируемое
|
19
|
|
применение СФ-блока
|
10
|
|
список соединений
|
20
|
|
список соединений базовых логических элементов
|
20
|
|
СФБ
|
1
|
|
СФ-блок
|
1
|
|
СФ-блок верификационный
|
5
|
|
СФ-блок логический
|
3
|
|
СФ-блок проектный
|
2
|
|
СФ-блок физический
|
4
|
|
топология микросхемы
|
7
|
|
топология СФ-блока
|
7
|
|
Ф-СФБ
|
4
|
|
элемент микросхемы структурный
|
6
|
|
язык описания аппаратуры
|
18
|
|
IP-блок
|
1
|
Алфавитный указатель эквивалентов терминов на английском языке
|
customized IP
|
2
|
|
design constraints
|
22
|
|
gate level netlist
|
20
|
|
hard IP
|
4
|
|
hardware description language
|
18
|
|
IC design flow
|
8
|
|
IC layout
|
7
|
|
IC structural element
|
6
|
|
intellectual property core
|
1
|
|
IP
|
1
|
|
IP application
|
10
|
|
IP core
|
1
|
|
IP design kit
|
9
|
|
IP fault-tolerance
|
16
|
|
IP functional correctness
|
15
|
|
IP layout
|
7
|
|
IP technical support
|
12
|
|
IP trust
|
17
|
|
netlist
|
20
|
|
obfuscation
|
11
|
|
silicon IP
|
1
|
|
soft IP
|
3
|
|
standard cell library
|
21
|
|
synthesizable subset
|
19
|
|
testbench
|
13
|
|
test chip
|
14
|
|
verification
|
23
|
|
verification IP
|
5
|
Администратор
27.02.2025
